

# 기판 집적 도파관(SIW)의 Via 간 간격에 따른 SIW 슬롯 배열 안테나 성능 연구

서덕진, 정재웅, 박윤식, 유종인\*

\*한국전자기술연구원 ICT디바이스·패키징연구센터

usetooltip@keti.re.kr, wow212@keti.re.kr, yun7098@keti.re.kr, aceryu@keti.re.kr\*

## A Study on the Performance of Substrate Integrated Waveguide (SIW) Slot Antenna According to the Spacing between SIW vias

Deokjin Seo, JaeWoong Jung, Yunsik Park, Jongin Ryu\*

ICT Device and Package Research Center, Korea Electronics Technology Institute\*

### 요약

본 논문은 60 GHz 대역에서 동작하는 8×1 배열의 SIW 슬롯 안테나를 설계하고, 시뮬레이션을 통해 성능을 확인하였다. SIW는 기존의 폐쇄구조의 금속 Waveguide 형태에 유전체를 적용하여 크기를 줄이고 양 옆에 Via를 이용한 차폐를 적용하여 Waveguide 특성을 유지한다. 이때, Via는 금속 Waveguide에 적용된 Wall 형태와는 다르게 연속적이지 않기 때문에 Via 사이로 Loss가 발생할 수 있다. 이에 따라 Via 간 간격에 따른 Loss의 차이를 확인하고, 8×1 배열의 SIW 슬롯 안테나에 Via를 적용하여 Via의 간격에 따른 안테나의 성능을 확인한다.

### I. 서론

최근 무선 데이터 트래픽이 폭발적으로 증가함에 따라 그 수요를 지원하기 위해 기존의 허가된 무선 대역을 넘어 비인가 대역폭인 60 GHz 대역의 mm-wave 통신 기술이 큰 관심과 함께 연구가 활발히 진행 중이다 [1]. 60 GHz 대역의 무선 통신에서 전송선로로 많이 사용되는 Microstrip, Coplanar waveguide(CPW) 등은 mm-wave 대역으로 주파수가 올라감에 따라 전송선로의 손실이 증가하는 현상을 볼 수 있다. 이러한 전송손실을 줄이기 위해 최근 SIW에 대한 연구가 진행되고 있다. SIW는 구형 도파관의 저손실 전파 특성을 가지면서 평면형 전송선로 및 능, 수동 소자와의 집적이 용이하며, Printed circuit board (PCB) 공정을 사용하므로 구형 도파관에 비해 부피가 작고 제작비가 저렴하여 대량 생산에 유리하다 [2]. 본 논문에서는 60 GHz 대역에서 동작하는 SIW를 구현하기 위해 Via를 이용한 Wall을 적용하였을 때 Via 간격에 따른 Wall의 차폐 성능을 확인하고, 8×1 배열의 SIW 슬롯 안테나를 설계하여 Via 조건에 따른 안테나 성능을 확인하였다.

### II. 본론

본 논문에서는 나타나는 60 GHz 대역에서 동작하는 SIW 구조의 전송선로에서 Via의 간격에 따른 Insertion loss 차이를 확인하기 위한 모습은 그림 (1)과 같으며, 유전체에 적용된 Via의 모습을 나타내기 위해 Top면의 GND는 숨겨진 상태이다. 이때 SIW의 폭 (a)는 1.95 mm로 설정하였고, 길이는 1 cm로 설정하였다. 사용된 기판은 Taconic 사의 TLY-5A 기판으로 유전율은 2.17, 유전손실은 0.0009의 특성을 가지고 있으며 두께는 20 mil을 이용하였다.




그림 (1). SIW 전송선로의 모습

SIW에서 Wall 역할을 위해 적용된 Via의 직경은 식 (1)의 조건과 PCB 공정 조건에 의해 0.3 mm로 설정하였으며,  $\lambda_g$ 는 유전체가 포함된 Waveguide의 파장 공식 (2)와 같다.

$$d < \frac{\lambda_g}{5} \quad \dots(1)$$

$$\lambda_g = \frac{2\pi}{\sqrt{\frac{\epsilon_r (2\pi f)^2}{c^2} - \left(\frac{\pi}{a}\right)^2}} \quad \dots(2)$$

SIW 구조에서 Via의 간격에 따라 발생하는 Insertion loss를 그림 (2)에 나타내었다. 시뮬레이션 결과 60 GHz 대역에서 Via의 간격이 0.5 ~ 0.6 mm에서는 Insertion loss가 0.24 ~ 0.25 dB로 차이가 없는 것을 확인할 수 있으며, Via 간격이 0.8 mm 이상부터 Insertion loss가 0.04 dB 단위로 감소하는 것을 확인할 수 있다.




그림 (2). Via의 간격에 따른 Insertion loss 시뮬레이션 결과  
위의 결과를 통해 SIW를 구성하기 위한 Via의 최소 간격을 확인할 수 있으며, 이를 통해 8×1 배열 SIW 슬롯 안테나 설계를 진행하였다. 설계한 8×1 배열 SIW 슬롯 안테나의 모습은 그림 (3)과 같다.




그림 (3). 8×1 배열 SIW 슬롯 안테나의 모습

슬롯의 폭( $W_s$ )은 식 (3)을 이용하여 적용하였으며,  $\lambda_0$ 는 자유공간 내 파장을 의미한다. 슬롯간의 간격( $D_s$ )은 각 슬롯 안테나에 동일한 위상을 급전하기 위해 SIW내의 파장인  $\lambda_g/2$  mm를 적용하였다.

$$W_s = \frac{\lambda_0}{\sqrt{2(\epsilon_r + 1)}} \dots (3)$$

SIW의 시작 부분부터 첫 슬롯 안테나의 중심까지의 길이( $L_s$ )는  $\lambda_g/2$  mm, 마지막 슬롯 안테나의 중심으로부터 종단까지의 길이( $L_{end}$ )는  $\lambda_g/4$  mm로 설계하였다. SIW의 중심으로부터 슬롯 안테나의 중심까지의 거리를 나타내는 Offset은 Stevenson 공식[3]에 정규화된 컨덕턴스를 대입하여 얻은 값을 적용하였다.

그림 (4)는 8×1 배열 SIW 슬롯 안테나에서 Via의 간격에 따른 Radiation pattern 시뮬레이션 결과이다. 이때 적용된 Via의 간격은 0.5 mm부터 0.7 mm까지 0.1 mm 단위로 시뮬레이션을 진행하였으며, Gain은 Via 간격이 각각 0.5 mm일 때 14.79 dB, 0.6 mm일 때 13.97 dB, 0.7 mm일 때 13.86 dB의 결과로 Via 간격이 넓어질수록 Gain이 낮아지는 것을 볼 수 있다.





그림 (4). 8×1 배열 SIW 슬롯 안테나에서 Via의 간격에 따른 결과  
이후, Via의 간격은 PCB 공정 가능성을 고려하여 최소 간격인 0.55 mm로 설계를 진행하였으며 그 결과는 그림 (5)와 같다. Rad eff.는 -1.415 dB, Gain은 14.54 dB, Side lobe level은 -13.8 dB의 결과를 가지는 것을

시뮬레이션을 통해 확인하였다.



그림(5). 8×1 배열 SIW 슬롯 안테나 시뮬레이션 결과

### III. 결론

본 논문에서는 60 GHz 대역에서 동작하는 SIW 구조의 전송선로를 설계할 때 SIW via 조건을 Insertion loss 측면에서 먼저 확인하였다. 그 결과 Via의 간격이 0.7 mm 이하일 때 Via를 이용한 차폐가 정상적으로 이루어지는 것을 확인 할 수 있었고, 이를 이용하여 8×1 배열 SIW 슬롯 안테나에 Via 조건을 적용하여 Radiation pattern을 시뮬레이션을 진행한 결과 Radiation 측면에서 Via 간격이 넓을수록 Gain이 감소하는 것을 확인할 수 있었다. 최종적으로 PCB 공정 가능성을 고려하였을 때의 최소 간격인 0.55 mm에서의 8×1 배열 SIW 슬롯 안테나의 Rad eff.은 -1.415 dB, Gain은 14.54 dB, Side lobe level은 -13.8 dB의 결과를 시뮬레이션을 통해 확인하였다. 추후 8×1 배열 SIW 슬롯 안테나를 구현하여 측정하고, Side lobe level의 개선을 위해 Slot의 Offset에 Weight를 적용할 예정이다.

### ACKNOWLEDGMENT

본 논문은 행정안전부 "IoT 기술을 활용한 재난안전 취약계층 안전사고예방 기술-제품 개발(RS-2022-00155639)"의 지원을 받아 작성되었음

### 참 고 문 헌

- [1] J. Zhang, X. Ge, Q. Li, M. Guizani, and Y. Zhang, "5G millimeterwave antenna array: design and challenges," IEEE Wireless Commun., vol. 24, no. 2, pp. 106-112, Apr. 2017.
- [2] 홍성준, 김세일, 이민표, 임준수, 김동욱. (2019). Ku-대역 마이크로스트립-SIW 및 마이크로스트립-HSIW 천이 구조. 한국전자과학회논문지, 30(2), 95-103.
- [3] F. Qingyuan, S. Lizhong and J. Ming, "Design and simulation of a waveguide slot antenna," Proceedings of 2012 5th Global Symposium on Millimeter-Waves, 2012, pp. 131-134